.SUBCKT NCP1250_252_AC  84 98 92 82 100 94
.NODE_MAP QbOVPVcc 87
.NODE_MAP OVPVcc 85
.NODE_MAP Vdd 91
.NODE_MAP DRVO 99
.NODE_MAP rampo 96
.NODE_MAP LEBbar 101
.NODE_MAP maxDC 89
.NODE_MAP FB 92
.NODE_MAP FBRST 88
.NODE_MAP RST 90
.NODE_MAP Ramp 95
.NODE_MAP Qb1 97
.NODE_MAP Vcc 82
.NODE_MAP OPP 100
.NODE_MAP clk 93
.NODE_MAP UVLObar 86
.NODE_MAP PONRST 83
.NODE_MAP UVLO 81
.NODE_MAP LEB 102
.NODE_MAP DRV 98
.NODE_MAP Gnd 84
.NODE_MAP CS 94
R1 91 92 20k
R2 92 84 120k
R3 94 84 1G
R4 75 94 20k
R5 96 75 1k
R8 77 78 1m
X$S1 75 84 97 84 SIMPLIS_VC_SWITCH$17
X$S2 78 84 101 84 SIMPLIS_VC_SWITCH$18
X$U1 95 73 84 BUFF0
X$U14 69 85 86 87 84 LATCH_SR_RDOM
X$U15 96 84 74 84 SIMPLIS_VCVS_WITH_LIMITERX$U15
X$U18 89 92 81 93 84 95 vco1250_v0
X$U19 86 0 88 0 72 89 0 84 0 0 0 OR_9IN
X$U20 72 90 84 Delay_100n_d
X$U23 82 76 98 84 82 PWR_DRIVER
X$U25 81 83 84 OneShot_300n_d
X$U27 82 70 71 84 COMP0
X$U3 77 84 94 84 SIMPLIS_VCVS_WITH_LIMITERX$U3
X$U30 102 101 84 80 SIMPLIS_DIGI1_BUF_Y$19
X$U37 99 80 84 Delay_324n_d
X$U4 78 88 79 84 COMP0_P
X$U41 91 76 81 99 84 AND_3IN
X$U43 70 69 84 Delay_13p8u_d
X$U47 81 86 84 INV0
X$U49 82 81 84 UVLO_1250
X$U5 79 84 92 84 SIMPLIS_VCVS_WITH_LIMITERX$U5
X$U50 93 99 90 97 84 LATCH_SR_RDOM
X$U8 91 84 82 84 SIMPLIS_VCVS_WITH_LIMITERX$U8
V3 73 74 0.5
V8 71 84 100
.SUBCKT SIMPLIS_VCVS_WITH_LIMITERX$U8  201 202 101 102
.NODE_MAP P 201
.NODE_MAP N 202
.NODE_MAP CP 101
.NODE_MAP CN 102
.NODE_MAP INTERMEDIATE_P 301
G_LEFT 202 301 101 102 1
!R_INTERMEDIATE 301 202 MR_INTERMEDIATEM IC=2
E_RIGHT 201 202 301 202 1
.MODEL MR_INTERMEDIATEM IPWLR NSEG=3  X0=-100m  Y0=-100k  X1=0  Y1=0  X2=5  Y2=5 
+ X3=5.1  Y3=100.005k
.ENDS SIMPLIS_VCVS_WITH_LIMITERX$U8

.SUBCKT SIMPLIS_VCVS_WITH_LIMITERX$U5  201 202 101 102
.NODE_MAP P 201
.NODE_MAP N 202
.NODE_MAP CP 101
.NODE_MAP CN 102
.NODE_MAP INTERMEDIATE_P 301
G_LEFT 202 301 101 102 250m
!R_INTERMEDIATE 301 202 MR_INTERMEDIATEM IC=2
E_RIGHT 201 202 301 202 1
.MODEL MR_INTERMEDIATEM IPWLR NSEG=3  X0=150.0000000000001m  Y0=-99.99975000000001k
+ X1=250.0000000000001m  Y1=250.0000000000001m  X2=10  Y2=10  X3=10.1  Y3=100.01k
.ENDS SIMPLIS_VCVS_WITH_LIMITERX$U5

.SUBCKT UVLO_1250  6 7 8
.NODE_MAP OUT 7
.NODE_MAP RTN 8
.NODE_MAP IN 6
X$U48 7 5 8 6 4 SIMPLIS_LOGIC_BB_COMP$20
V11 4 8 13.45
.SUBCKT SIMPLIS_LOGIC_BB_COMP$20  201 202 100 101 102
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP INP 101
.NODE_MAP INN 102
!DCOMP 2000 100 101 102 MCOMP IC=0
.MODEL MCOMP COMP RIN=1000000000 ROUT=1024 VOL=0 VOH=1  HYSTWD=9.1 DELAY=0
IOUT   100 201 0
GOUT   100 201 2000 100 5000
ROUT   201 100 0.001
IOUTB  100 202 5000
GOUTB  100 202 2000 100 -5000
ROUTB  202 100 0.001
.ENDS SIMPLIS_LOGIC_BB_COMP$20

.ENDS UVLO_1250

.SUBCKT INV0  5 6 7
.NODE_MAP OUT 6
.NODE_MAP RTN 7
.NODE_MAP IN 5
X$U11 4 6 7 5 SIMPLIS_DIGI1_BUF_Y$21
.SUBCKT SIMPLIS_DIGI1_BUF_Y$21  201 202 100 101
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
A_BUF %%gnd_ref 100 [ 201 202 ] [ 101 ] MODEL=MD_BUFM IC=0
.MODEL MD_BUFM DIGITAL1 D_BUFFER ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1
+ OUT_DELAY=2e-012
.ENDS SIMPLIS_DIGI1_BUF_Y$21

.ENDS INV0

.SUBCKT Delay_13p8u_d  6 5 7
.NODE_MAP OUT 5
.NODE_MAP RTN 7
.NODE_MAP IN 6
X$U1 5 4 7 6 SIMPLIS_DIGI1_BUF_Y$22
.SUBCKT SIMPLIS_DIGI1_BUF_Y$22  201 202 100 101
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
A_BUF %%gnd_ref 100 [ 201 202 ] [ 101 ] MODEL=MD_BUFM IC=0
.MODEL MD_BUFM DIGITAL1 D_BUFFER ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1
+ OUT_DELAY=1.38e-005
.ENDS SIMPLIS_DIGI1_BUF_Y$22

.ENDS Delay_13p8u_d

.SUBCKT AND_3IN  7 8 9 10 11
.NODE_MAP OUT 8
.NODE_MAP RTN 11
.NODE_MAP IN1 7
.NODE_MAP IN2 9
.NODE_MAP IN3 10
X$U22 8 6 11 7 9 10 SIMPLIS_DIGI1_AND3_Y$23
.SUBCKT SIMPLIS_DIGI1_AND3_Y$23  201 202 100 101 102 103
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
.NODE_MAP IN2 102
.NODE_MAP IN3 103
A_AND %%gnd_ref 100 [ 201 202 ] [ 101 102 103 ] MODEL=MD_ANDM IC=0
.MODEL MD_ANDM DIGITAL1 D_AND ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1  NUM_INVERTED_INPUTS=0
+ OUT_DELAY=2e-012
.ENDS SIMPLIS_DIGI1_AND3_Y$23

.ENDS AND_3IN

.SUBCKT COMP0_P  7 8 9 10
.NODE_MAP INM 9
.NODE_MAP OUT 8
.NODE_MAP INP 7
.NODE_MAP RTN 10
X$U4 8 6 10 5 9 SIMPLIS_LOGIC_BB_COMP$24
V1 5 7 0.02
.SUBCKT SIMPLIS_LOGIC_BB_COMP$24  201 202 100 101 102
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP INP 101
.NODE_MAP INN 102
!DCOMP 2000 100 101 102 MCOMP IC=0
.MODEL MCOMP COMP RIN=1000000000 ROUT=1024 VOL=0 VOH=1  HYSTWD=0.04 DELAY=1.5e-007
IOUT   100 201 0
GOUT   100 201 2000 100 5000
ROUT   201 100 0.001
IOUTB  100 202 5000
GOUTB  100 202 2000 100 -5000
ROUTB  202 100 0.001
.ENDS SIMPLIS_LOGIC_BB_COMP$24

.ENDS COMP0_P

.SUBCKT Delay_324n_d  6 5 7
.NODE_MAP OUT 5
.NODE_MAP RTN 7
.NODE_MAP IN 6
X$U1 5 4 7 6 SIMPLIS_DIGI1_BUF_Y$25
.SUBCKT SIMPLIS_DIGI1_BUF_Y$25  201 202 100 101
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
A_BUF %%gnd_ref 100 [ 201 202 ] [ 101 ] MODEL=MD_BUFM IC=0
.MODEL MD_BUFM DIGITAL1 D_BUFFER ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1
+ OUT_DELAY=3.24e-007
.ENDS SIMPLIS_DIGI1_BUF_Y$25

.ENDS Delay_324n_d

.SUBCKT SIMPLIS_DIGI1_BUF_Y$19  201 202 100 101
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
A_BUF %%gnd_ref 100 [ 201 202 ] [ 101 ] MODEL=MD_BUFM IC=0
.MODEL MD_BUFM DIGITAL1 D_BUFFER ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1
+ OUT_DELAY=2e-012
.ENDS SIMPLIS_DIGI1_BUF_Y$19

.SUBCKT SIMPLIS_VCVS_WITH_LIMITERX$U3  201 202 101 102
.NODE_MAP P 201
.NODE_MAP N 202
.NODE_MAP CP 101
.NODE_MAP CN 102
.NODE_MAP INTERMEDIATE_P 301
G_LEFT 202 301 101 102 1
!R_INTERMEDIATE 301 202 MR_INTERMEDIATEM IC=2
E_RIGHT 201 202 301 202 1
.MODEL MR_INTERMEDIATEM IPWLR NSEG=3  X0=-100m  Y0=-100k  X1=0  Y1=0  X2=5  Y2=5 
+ X3=5.1  Y3=100.005k
.ENDS SIMPLIS_VCVS_WITH_LIMITERX$U3

.SUBCKT COMP0  7 8 9 10
.NODE_MAP INM 9
.NODE_MAP OUT 8
.NODE_MAP INP 7
.NODE_MAP RTN 10
X$U4 8 6 10 5 9 SIMPLIS_LOGIC_BB_COMP$26
V1 5 7 0.05
.SUBCKT SIMPLIS_LOGIC_BB_COMP$26  201 202 100 101 102
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP INP 101
.NODE_MAP INN 102
!DCOMP 2000 100 101 102 MCOMP IC=0
.MODEL MCOMP COMP RIN=1000000000 ROUT=1024 VOL=0 VOH=1  HYSTWD=0.1 DELAY=1.5e-007
IOUT   100 201 0
GOUT   100 201 2000 100 5000
ROUT   201 100 0.001
IOUTB  100 202 5000
GOUTB  100 202 2000 100 -5000
ROUTB  202 100 0.001
.ENDS SIMPLIS_LOGIC_BB_COMP$26

.ENDS COMP0

.SUBCKT OneShot_300n_d  8 7 9
.NODE_MAP OUT 7
.NODE_MAP RTN 9
.NODE_MAP IN 8
X$U1 7 5 9 8 4 SIMPLIS_DIGI1_AND2_Y$27
X$U2 6 4 9 8 SIMPLIS_DIGI1_BUF_Y$28
.SUBCKT SIMPLIS_DIGI1_BUF_Y$28  201 202 100 101
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
A_BUF %%gnd_ref 100 [ 201 202 ] [ 101 ] MODEL=MD_BUFM IC=0
.MODEL MD_BUFM DIGITAL1 D_BUFFER ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1
+ OUT_DELAY=3e-007
.ENDS SIMPLIS_DIGI1_BUF_Y$28

.SUBCKT SIMPLIS_DIGI1_AND2_Y$27  201 202 100 101 102
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
.NODE_MAP IN2 102
A_AND %%gnd_ref 100 [ 201 202 ] [ 101 102 ] MODEL=MD_ANDM IC=0
.MODEL MD_ANDM DIGITAL1 D_AND ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1  NUM_INVERTED_INPUTS=0
+ OUT_DELAY=2e-012
.ENDS SIMPLIS_DIGI1_AND2_Y$27

.ENDS OneShot_300n_d

.SUBCKT PWR_DRIVER  9 10 11 12 8
.NODE_MAP OUT 11
.NODE_MAP IDRV 8
.NODE_MAP Vcc 9
.NODE_MAP RTN 12
.NODE_MAP IN 10
F1 8 12 VF1$TP_CCCS 1 
VF1$TP_CCCS 6 7 0
X$S4 7 11 10 12 SIMPLIS_VC_SWITCH$29
X$S5 11 12 10 12 SIMPLIS_VC_SWITCH$30
X$U23 6 12 9 12 SIMPLIS_VCVS_WITH_LIMITERX$U23
.SUBCKT SIMPLIS_VCVS_WITH_LIMITERX$U23  201 202 101 102
.NODE_MAP P 201
.NODE_MAP N 202
.NODE_MAP CP 101
.NODE_MAP CN 102
.NODE_MAP INTERMEDIATE_P 301
G_LEFT 202 301 101 102 1
!R_INTERMEDIATE 301 202 MR_INTERMEDIATEM IC=2
E_RIGHT 201 202 301 202 1
.MODEL MR_INTERMEDIATEM IPWLR NSEG=3  X0=-100m  Y0=-100k  X1=0  Y1=0  X2=12  Y2=12
+ X3=12.1  Y3=100.012k
.ENDS SIMPLIS_VCVS_WITH_LIMITERX$U23

.SUBCKT SIMPLIS_VC_SWITCH$30  1 2 3 4
.NODE_MAP P 1
.NODE_MAP N 2
.NODE_MAP CP 3
.NODE_MAP CN 4
S1 1 2 3 4 SW IC=CLOSE
.MODEL SW VCSW ROFF=100000000 RON=20 TH=2.5 HYSTWD=0.1 LOGIC=NEG
.ENDS SIMPLIS_VC_SWITCH$30

.SUBCKT SIMPLIS_VC_SWITCH$29  1 2 3 4
.NODE_MAP P 1
.NODE_MAP N 2
.NODE_MAP CP 3
.NODE_MAP CN 4
S1 1 2 3 4 SW IC=CLOSE
.MODEL SW VCSW ROFF=100000000 RON=25 TH=2.5 HYSTWD=0.1 LOGIC=POS
.ENDS SIMPLIS_VC_SWITCH$29

.ENDS PWR_DRIVER

.SUBCKT Delay_100n_d  6 5 7
.NODE_MAP OUT 5
.NODE_MAP RTN 7
.NODE_MAP IN 6
X$U1 5 4 7 6 SIMPLIS_DIGI1_BUF_Y$31
.SUBCKT SIMPLIS_DIGI1_BUF_Y$31  201 202 100 101
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
A_BUF %%gnd_ref 100 [ 201 202 ] [ 101 ] MODEL=MD_BUFM IC=0
.MODEL MD_BUFM DIGITAL1 D_BUFFER ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1
+ OUT_DELAY=1e-007
.ENDS SIMPLIS_DIGI1_BUF_Y$31

.ENDS Delay_100n_d

.SUBCKT OR_9IN  13 14 15 16 17 18 19 20 21 22 23
.NODE_MAP OUT 17
.NODE_MAP RTN 20
.NODE_MAP IN1 13
.NODE_MAP IN2 14
.NODE_MAP IN3 15
.NODE_MAP IN4 16
.NODE_MAP IN5 18
.NODE_MAP IN6 19
.NODE_MAP IN7 21
.NODE_MAP IN8 22
.NODE_MAP IN9 23
X$U1 17 12 20 13 14 15 16 18 19 21 22 23 SIMPLIS_DIGI1_OR9_Y$32
.SUBCKT SIMPLIS_DIGI1_OR9_Y$32  201 202 100 101 102 103 104 105 106 107 108 109
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
.NODE_MAP IN2 102
.NODE_MAP IN3 103
.NODE_MAP IN4 104
.NODE_MAP IN5 105
.NODE_MAP IN6 106
.NODE_MAP IN7 107
.NODE_MAP IN8 108
.NODE_MAP IN9 109
A_OR %%gnd_ref 100 [ 201 202 ] [ 101 102 103 104 105 106 107 108 109 ] MODEL=MD_ORM
+ IC=0
.MODEL MD_ORM DIGITAL1 D_OR ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1  NUM_INVERTED_INPUTS=0
+ OUT_DELAY=2e-012
.ENDS SIMPLIS_DIGI1_OR9_Y$32

.ENDS OR_9IN

.SUBCKT vco1250_v0  29 28 31 32 30 27
.NODE_MAP maxdc 29
.NODE_MAP VFREQ 28
.NODE_MAP clock 32
.NODE_MAP Ramp 27
.NODE_MAP RTN 30
.NODE_MAP EN 31
.PRINT  ALL
.OPTIONS  PSP_NPT=1001
.TRAN 100u 0
G1 0 17 28 0 1
!R$R2 17 0 R2$TP_SSPWLR IC=1 
.MODEL R2$TP_SSPWLR IPWLR NSEG=5 X0=0.25 Y0=0 X1=0.250001 Y1=0.35 X2=1 Y2=1.5 X3=1.000001
+ Y3=3.1 X4=1.001 Y4=3.2 X5=1.001001 Y5=3.4 
X$U1 19 21 0 15 SIMPLIS_DIGI1_BUF_Y$33
X$U2 17 22 27 15 23 30 SIMPLIS_OSC101_BB$34
X$U3 29 18 0 16 15 SIMPLIS_DIGI1_AND2_Y$35
X$U4 24 25 0 21 SIMPLIS_DIGI1_BUF_Y$36
X$U5 14 16 0 15 SIMPLIS_DIGI1_BUF_Y$37
X$U6 32 26 0 25 21 SIMPLIS_DIGI1_AND2_Y$38
X$U7 20 22 0 31 SIMPLIS_DIGI1_BUF_Y$39
.SUBCKT SIMPLIS_DIGI1_BUF_Y$39  201 202 100 101
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
A_BUF %%gnd_ref 100 [ 201 202 ] [ 101 ] MODEL=MD_BUFM IC=0
.MODEL MD_BUFM DIGITAL1 D_BUFFER ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1
+ OUT_DELAY=2e-012
.ENDS SIMPLIS_DIGI1_BUF_Y$39

.SUBCKT SIMPLIS_DIGI1_AND2_Y$38  201 202 100 101 102
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
.NODE_MAP IN2 102
A_AND %%gnd_ref 100 [ 201 202 ] [ 101 102 ] MODEL=MD_ANDM IC=0
.MODEL MD_ANDM DIGITAL1 D_AND ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1  NUM_INVERTED_INPUTS=0
+ OUT_DELAY=2e-012
.ENDS SIMPLIS_DIGI1_AND2_Y$38

.SUBCKT SIMPLIS_DIGI1_BUF_Y$37  201 202 100 101
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
A_BUF %%gnd_ref 100 [ 201 202 ] [ 101 ] MODEL=MD_BUFM IC=0
.MODEL MD_BUFM DIGITAL1 D_BUFFER ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1
+ OUT_DELAY=1.2e-007
.ENDS SIMPLIS_DIGI1_BUF_Y$37

.SUBCKT SIMPLIS_DIGI1_BUF_Y$36  201 202 100 101
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
A_BUF %%gnd_ref 100 [ 201 202 ] [ 101 ] MODEL=MD_BUFM IC=0
.MODEL MD_BUFM DIGITAL1 D_BUFFER ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1
+ OUT_DELAY=1.2e-007
.ENDS SIMPLIS_DIGI1_BUF_Y$36

.SUBCKT SIMPLIS_DIGI1_AND2_Y$35  201 202 100 101 102
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
.NODE_MAP IN2 102
A_AND %%gnd_ref 100 [ 201 202 ] [ 101 102 ] MODEL=MD_ANDM IC=0
.MODEL MD_ANDM DIGITAL1 D_AND ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1  NUM_INVERTED_INPUTS=0
+ OUT_DELAY=2e-012
.ENDS SIMPLIS_DIGI1_AND2_Y$35

.SUBCKT SIMPLIS_OSC101_BB$34  9313 9309 9314 9310 9311 9308
.NODE_MAP VFREQ 9313
.NODE_MAP OFF 9309
.NODE_MAP RAMP 9314
.NODE_MAP CLK 9310
.NODE_MAP V_DICH 9311
.NODE_MAP RTN 9308
.NODE_MAP V_C_OSC 9312
RBB9301 9313 9308 1G
GBB9311 9308 9312 RBB9301 0.0003125
C_OSC 9312 9308 1e-009 IC=3.001
VBB9313 9303 9308 1.75
X$UBB9314 9302 9304 9308 9312 9303 SIMPLIS_LOGIC_BB_COMP$3$40
EBB9315 9301 9308 C_OSC 1
RBB9316 9301 9314 10 
EBB9317 9310 9308 9302 9308 1
EBB9321 9306 9308 RBB9301 1
X$UBB9322 9305 9308 9306 9310 SIMPLIS_SWITCH_VCVS_BB$2
GBB9323 9307 9308 9305 9308 0.0015625
VHBB124$TP_CCVS 9312 9307 0
HBB9324 9311 9308 VHBB124$TP_CCVS 320
X$SBB9331 9312 9308 9309 9308 SIMPLIS_VC_SWITCH$1
ROFF 9309 9308 1G
.SUBCKT SIMPLIS_VC_SWITCH$1  1 2 3 4
.NODE_MAP P 1
.NODE_MAP N 2
.NODE_MAP CP 3
.NODE_MAP CN 4
S1 1 2 3 4 SW IC=OPEN
.MODEL SW VCSW ROFF=1e+009 RON=1 TH=2.5 HYSTWD=1 LOGIC=POS
.ENDS SIMPLIS_VC_SWITCH$1

.SUBCKT SIMPLIS_SWITCH_VCVS_BB$2  9922 9900 9901 9902
.NODE_MAP VOUT 9922
.NODE_MAP RTN 9900
.NODE_MAP VSENSE 9901
.NODE_MAP CNTL 9902
EBB9901 9911 9900 9901 9900 1
SBB9902 9912 9900 9902 9900 MSWM IC=CLOSE
.MODEL MSWM VCSW ROFF=384 RON=128 TH=2.5 HYSTWD=1 LOGIC=NEG
RBB9903 9911 9912 128
EBB9904 9921 9900 9912 9900 4
EBB9905 9922 9921 9901 9900 -2
.ENDS SIMPLIS_SWITCH_VCVS_BB$2

.SUBCKT SIMPLIS_LOGIC_BB_COMP$3$40  201 202 100 101 102
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP INP 101
.NODE_MAP INN 102
!DCOMP 2000 100 101 102 MCOMP IC=1
.MODEL MCOMP COMP RIN=1e+009 ROUT=1024 VOL=0 VOH=1 HYSTWD=2.5 DELAY=0
IOUT   100 201 0
GOUT   100 201 2000 100 0.5
ROUT   201 100 10
IOUTB  100 202 0.5
GOUTB  100 202 2000 100 -0.5
ROUTB  202 100 10
.ENDS SIMPLIS_LOGIC_BB_COMP$3$40

.ENDS SIMPLIS_OSC101_BB$34

.SUBCKT SIMPLIS_DIGI1_BUF_Y$33  201 202 100 101
.NODE_MAP OUT 201
.NODE_MAP OUT_BAR 202
.NODE_MAP RTN 100
.NODE_MAP IN1 101
A_BUF %%gnd_ref 100 [ 201 202 ] [ 101 ] MODEL=MD_BUFM IC=0
.MODEL MD_BUFM DIGITAL1 D_BUFFER ROUT=10 VOL=0 VOH=5  RIN=10000000 TH=2.5 HYSTWD=1
+ OUT_DELAY=2e-012
.ENDS SIMPLIS_DIGI1_BUF_Y$33

.ENDS vco1250_v0

.SUBCKT SIMPLIS_VCVS_WITH_LIMITERX$U15  201 202 101 102
.NODE_MAP P 201
.NODE_MAP N 202
.NODE_MAP CP 101
.NODE_MAP CN 102
.NODE_MAP INTERMEDIATE_P 301
G_LEFT 202 301 101 102 1
!R_INTERMEDIATE 301 202 MR_INTERMEDIATEM IC=2
E_RIGHT 201 202 301 202 1
.MODEL MR_INTERMEDIATEM IPWLR NSEG=3  X0=-100m  Y0=-100k  X1=0  Y1=0  X2=5  Y2=5 
+ X3=5.1  Y3=100.005k
.ENDS SIMPLIS_VCVS_WITH_LIMITERX$U15

.SUBCKT LATCH_SR_RDOM  6 7 8 9 10
.NODE_MAP Q 7
.NODE_MAP R 8
.NODE_MAP S 6
.NODE_MAP RTN 10
.NODE_MAP QN 9
X$U1 7 9 10 6 8 SIMPLIS_DIGI1_SRLATCH_Y$41
.SUBCKT SIMPLIS_DIGI1_SRLATCH_Y$41  201 202 100 101 102
.NODE_MAP Q    201
.NODE_MAP QN   202
.NODE_MAP RTN  100
.NODE_MAP S    101
.NODE_MAP R    102
A_SRLATCH  %%gnd_ref 100 [ 201 202 ] [ 101 102 ] MODEL=MD_SRLATCHM IC=0
.MODEL MD_SRLATCHM DIGITAL1 D_SRLATCH  RIN=10000000 TH=2.5 HYSTWD=1  ROUT=10 VOL=0
+ VOH=5  OUT_DELAY=2e-011  SET_RESET_LEVEL=1  DOM=R
.ENDS SIMPLIS_DIGI1_SRLATCH_Y$41

.ENDS LATCH_SR_RDOM

.SUBCKT BUFF0  4 5 6
.NODE_MAP OUT 5
.NODE_MAP RTN 6
.NODE_MAP IN 4
E1 5 6 4 6 1
.ENDS BUFF0

.SUBCKT SIMPLIS_VC_SWITCH$18  1 2 3 4
.NODE_MAP P 1
.NODE_MAP N 2
.NODE_MAP CP 3
.NODE_MAP CN 4
S1 1 2 3 4 SW IC=CLOSE
.MODEL SW VCSW ROFF=1000000000 RON=0.001 TH=2.5 HYSTWD=0.1 LOGIC=POS
.ENDS SIMPLIS_VC_SWITCH$18

.SUBCKT SIMPLIS_VC_SWITCH$17  1 2 3 4
.NODE_MAP P 1
.NODE_MAP N 2
.NODE_MAP CP 3
.NODE_MAP CN 4
S1 1 2 3 4 SW IC=CLOSE
.MODEL SW VCSW ROFF=1000000000 RON=1 TH=2.5 HYSTWD=0.1 LOGIC=POS
.ENDS SIMPLIS_VC_SWITCH$17

.ENDS NCP1250_252_AC

