



Is Now Part of



ON Semiconductor®

To learn more about ON Semiconductor, please visit our website at
www.onsemi.com

Please note: As part of the Fairchild Semiconductor integration, some of the Fairchild orderable part numbers will need to change in order to meet ON Semiconductor's system requirements. Since the ON Semiconductor product management systems do not have the ability to manage part nomenclature that utilizes an underscore (_), the underscore (_) in the Fairchild part numbers will be changed to a dash (-). This document may contain device numbers with an underscore (_). Please check the ON Semiconductor website to verify the updated device numbers. The most current and up-to-date ordering information can be found at www.onsemi.com. Please email any questions regarding the system integration to Fairchild_questions@onsemi.com.

ON Semiconductor and the ON Semiconductor logo are trademarks of Semiconductor Components Industries, LLC dba ON Semiconductor or its subsidiaries in the United States and/or other countries. ON Semiconductor owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of ON Semiconductor's product/patent coverage may be accessed at www.onsemi.com/site/pdf/Patent-Marking.pdf. ON Semiconductor reserves the right to make changes without further notice to any products herein. ON Semiconductor makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does ON Semiconductor assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. Buyer is responsible for its products and applications using ON Semiconductor products, including compliance with all laws, regulations and safety requirements or standards, regardless of any support or applications information provided by ON Semiconductor. "Typical" parameters which may be provided in ON Semiconductor data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. ON Semiconductor does not convey any license under its patent rights nor the rights of others. ON Semiconductor products are not designed, intended, or authorized for use as a critical component in life support systems or any FDA Class 3 medical devices or medical devices with a same or similar classification in a foreign jurisdiction or any devices intended for implantation in the human body. Should Buyer purchase or use ON Semiconductor products for any such unintended or unauthorized application, Buyer shall indemnify and hold ON Semiconductor and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that ON Semiconductor was negligent regarding the design or manufacture of the part. ON Semiconductor is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.



2014年8月

FTL11639 可配置负载开关和复位定时器

特性

- 工厂自定义的导通时间：38 ms
- 出厂自定义关断延迟：900 ms
- 出厂已编程重置延迟：11.5 s
- 出厂已编程重置脉冲：400 ms
- 用外部电阻实现的可调复位延迟选项
- 低 < 0.2 μ A 典型关断电流
- 关断引脚可关断负载开关以在运输和库存期间保持电池电量（开箱即用）
- 典型值 R_{ON} ：21 m Ω （典型值）（ $V_{BAT}=4.5$ V 时）
- 最大连续电流：3.8 A/4.5 A（JEDEC 2S2P，无过孔/带散热过孔）
- 低 I_{CCT} 与低压芯片连接时可降低功耗
- 输入电压工作范围：1.2 V 至 5.5 V
- 过压保护：允许输入引脚 > V_{BAT}
- 压摆率/浪涌控制， t_R ：2.7 ms（典型值）
- 输出电容放电功能
- 0 秒测试模式使能
- 符合 IEC61000-4-2，4 级标准的 SYS_WAKE 引脚
- 静电放电保护：
 - 8 kV HBM ESD（符合 JESD22-A114）
 - 10 kV HBM ESD（引脚间， V_{BAT} 和 V_{OUT} ）
 - 2 kV CDM（根据 JESD22-C101）

应用

- 智能手机、平板电脑
- 存储、数码单反相机和便携式设备

描述

FTL11639 既可用作复位移动设备的定时器，又可作为高级负载管理器件，用于需要高度集成解决方案的应用。

如果移动设备关断，将 /SR0 保持在低电平（通过按启动键）并持续 38 ms \pm 20% 可使 PMIC 导通。

作为一个重置计时器，FTL11639 有一个输入和一个固定延迟输出。断开 PMIC 与电池电源的连接可生成 11.5 s \pm 20% 的固定延迟。FTL11639 在 400 ms \pm 20% 的时间内，不接受新输入信号，从而给 PMIC 提供足够时间来关断。

连接一个外部电阻到 DELAY_ADJ 引脚，可以自定义重置延迟。请参阅表 5。

作为高级负载管理开关，FTL11639 可断开通过 DC 电源轨 (<6 V) 供电且具有严格关断状态电流目标和高负载电容（高达 200 μ F）的负载。FTL11639 由压摆率控制的低阻抗 MOSFET 开关（4.5 V 时的典型值为 21 m Ω ）组成，其具有极低的关断状态漏极电流（典型值 < 0.2 μ A），有助于满足待机功耗要求。压摆率控制的导通特性可防止电源轨上产生浪涌电流及过大的压降。

低 I_{CCT} 能够直接与较低压芯片组连接，在保证低功耗的同时无需外部转换。

该器件采用先进、完全“绿色”的 1.31 mm x 1.62 mm 背部层压板晶圆级芯片尺寸封装 (WLCSP)，可提供卓越的导热性、小封装尺寸和低电阻，应用广泛。

相关资源

如需更多信息，请联系：

<http://www.fairchildsemi.com/cf/#Regional-Sales>

订购信息

器件编号	顶标	工作温度范围	封装	包装方法
FTL11639UCX	UC	-40 至 +85°C	12 球 WLCSP（背部层压板），3x4 阵列，0.4 mm 间距，250 μ m 球，标配：1.31 mm x 1.62 mm	卷带和卷盘（每卷 3000 装）

应用框图




图 1. 带独立开关充电器 IC 的典型应用




图 2. 带集成式充电器的典型应用 PMIC

功能框图




图 3. 框图

引脚配置




图 4. 俯视图




图 5. 底视图

引脚定义

引脚号	名称	描述	
		正常运行	零秒出厂测试模式 ⁽¹⁾
A1, A2, A3	V _{OUT}	开关输出	开关输出
B1, B2, B3	V _{BAT}	电源输入	电源输入
C1	GND	接地	接地
C2	DSR	延迟选择输入；通过 100 kΩ 上拉电阻连接到 GPIO 或无需上拉电阻而直接连接到 V _{BAT}	逻辑低电平
C3	/SR0	上电或复位输入；低电平有效	逻辑低电平
D1	DELAY_ADJ	复位延迟调整；如果不使用，必须直接连接到 V _{BAT} 。要调整复位延迟，应在该引脚和地之间连接电阻 (R _{ADJ})。	连接到 V _{BAT} 或 GND
D2	关	负载开关禁用；下降沿被触发；将负载开关从导通状态切换为关断状态	无关
D3	SYS_WAKE	系统唤醒输入；将负载开关从关断状态切换为导通状态	无关

注意：

1. 零秒出厂测试模式仅适用于 t_{VON} 和 t_{PHL1}。

绝对最大额定值

应力超过绝对最大额定值，可能会损坏器件。在超出推荐的工作条件的情况下，该器件可能无法正常工作，所以不建议让器件在这些条件下长期工作。此外，长期在高于推荐的工作条件下工作，会影响器件的可靠性。绝对最大额定值仅是应力规格值。

符号	参数	条件	最小值	最大值	单位
V_{BAT}	V_{BAT} 至 GND		-0.3	6.5	V
V_{OUT}	V_{OUT} 至 GND				
I_{SW}	连续开关电流最大值	2S2P JEDEC 标准 PCB		3.8	A
		2S2P + 热 VIA JEDEC 标准 PCB		4.5	
P_D	功耗	$I_{OUT}=4.5\text{ A}$, $R_{ON} = 20\text{ m}\Omega$ (最大值)		0.41	W
V_{IN}	DC 输入电压	/SR0、DSR、OFF、DELAY_ADJ	-0.5	6.5	V
		SYS_WAKE ⁽²⁾		$V_{BAT}+0.3$	
I_{IK}	直流输入二极管电流	$V_{BAT} < 0\text{ V}$		-50	mA
I_{CC}	每个电源引脚的 DC V_{CC} 或接地电流			± 100	mA
T_{STG}	存储温度范围		-65	+150	$^{\circ}\text{C}$
T_J	偏压下结温			+150	$^{\circ}\text{C}$
T_L	结点焊接温度, 焊接 10 秒			+260	$^{\circ}\text{C}$
Θ_{JA}	结至环境热阻	2S2P JEDEC 标准 PCB		86	$^{\circ}\text{C}/\text{W}$
		2S2P + 热 VIA JEDEC 标准 PCB		48	
Θ_{JC}	热阻, 结至外壳 ⁽³⁾			10.9	$^{\circ}\text{C}/\text{W}$
ESD	人体模型, JEDEC: JESD22-A114	全部引脚		8	kV
	人体模型, 引脚到引脚 ⁽⁴⁾	V_{BAT} , V_{OUT}		10	
	IEC 61000-2-4, 4 级, 适用于 SYS_WAKE ⁽⁵⁾	空气放电		15	
		接触式		8	
	元件充电模型, JESD22-C101			2	

注意:

- 如果附加外部电阻, SYS_WAKE 的工作电压高达 28 V。通常建议采用 100 k Ω 的值。
- 底部焊接恒温。
- 测试条件: V_{BAT} 与 GND 和 V_{OUT} 与 GND。
- 需要 100 k Ω 的电阻。

推荐工作条件

推荐的操作条件表明了器件的真实工作条件。指定推荐的工作条件, 以确保器件的最佳性能达到数据表中的规格。飞兆半导体建议不要超过推荐工作条件, 也不能按照绝对最大额定值进行设计。

符号	参数	条件	最小值	最大值	单位
V_{BAT}	输入电压 ⁽⁶⁾	V_{BAT}	1.2	5.5	V
V_{IN}		/SR0、DSR、OFF	0		
		SYS_WAKE	0	V_{BAT}	
V_{OUT}	输出电压		0	5.5	V
I_{SW}	Maximum Continuous Switch Current	2S2P JEDEC std. PCB		3.8	A
		2S2P + Thermal VIA JEDEC std. PCB		4.5	
t_{RFC}	掉电后 V_{BAT} 的恢复时间	掉电后 $V_{BAT}=0\text{ V}$, 上升至 0.5 V	5		ms
T_A	常压工作温度		-40	+85	$^{\circ}\text{C}$

注意:

- 输入引脚被驱动时, V_{BAT} 不可浮动。

电气特性

除非另有说明, $V_{BAT}=1.2$ 至 5.5 V, $T_A=-40$ 至 $+85^\circ\text{C}$; 典型值测量条件为 $V_{BAT}=4.5$ V 且 $T_A=25^\circ\text{C}$ 。

符号	参数	工作条件	最小值	典型值	最大值	单位
基本工作						
I_{OFF}	关断电源电流	$V_{BAT}=4.5$ V, V_{OUT} =开路, 负载开关=OFF			5.5	μA
I_{SD}	关断电流	$V_{BAT}=4.5$ V, V_{OUT} =GND, 负载开关=OFF		0.2	5.5	μA
		$V_{BAT}=3.8$ V, V_{OUT} =GND, 负载开关=OFF		0.1	4.5	
R_{ON}	导通电阻	$V_{BAT}=5.5$ V, $I_{OUT}=1$ A ⁽⁷⁾		20	24	m Ω
		$V_{BAT}=4.5$ V, $I_{OUT}=1$ A, $T_A=25^\circ\text{C}$ ⁽⁷⁾		21	25	
		$V_{BAT}=3.3$ V, $I_{OUT}=500$ mA ⁽⁷⁾		24	29	
		$V_{BAT}=2.5$ V, $I_{OUT}=500$ mA ⁽⁷⁾		28	35	
		$V_{BAT}=1.8$ V, $I_{OUT}=250$ mA ⁽⁷⁾		37	45	
		$V_{BAT}=1.2$ V, $I_{OUT}=250$ mA, $T_A=25^\circ\text{C}$ ⁽⁷⁾		75	100	
R_{PD}	输出放电 $R_{PULL\ DOWN}$	$V_{BAT}=4.5$ V, V_{OUT} =OFF, $I_{FORCE}=20$ mA, $T_A=25^\circ\text{C}$		65	85	Ω
V_{IH}	输入高电压 ⁽⁸⁾	1.8 V < $V_{BAT} \leq 5.5$ V	1.2			V
		1.2 V $\leq V_{BAT} \leq 1.8$ V	1.0			V
V_{IL}	输入低电压 ⁽⁸⁾				0.45	V
I_{IN}	输入漏电流 ⁽⁸⁾	0 V $\leq V_{BAT} \leq 5.5$ V			± 1.5	μA
I_{CCQ}	静态电流	/SR0=5.5 V, DSR=5.5 V, SYS_WAKE=5.5 V, OFF=GND, $I_{OUT}=0$ mA, $V_{BAT}=5.5$ V, 负载开关=ON		5.0	7.0	μA
		/SR0=3.8V, DSR=3.8 V, SYS_WAKE=3.8 V, OFF=GND, $I_{OUT}=0$ mA, $V_{BAT}=3.8$ V, 负载开关=ON		4.0	5.5	
I_{CCT}		/SR0=1.2 V 或 DSR=1.2 V 或 OFF=1.2 V, SYS_Wake=1.2 V, $V_{BAT}=5.5$ V, 负载开关=ON		7.0	12.0	μA
I_{CC}	动态电源电流	/SR0=GND, DSR=5.5 V, $V_{BAT}=5.5$ V, 负载开关=ON			60	μA

注意:

- 该参数由设计和特性保证; R_{ON} 在生产中经过不同电压和电流条件测试。
- 输入引脚为 /SR0、OFF、DSR 和 SYS_WAKE。 V_{BAT} 连接到电源时, 输入引脚不应浮动。

交流电气特性

除非另有说明, $V_{BAT}=1.2$ 至 5.5 V, $T_A=-40$ 至 $+85^\circ\text{C}$; 典型值测量条件为 $V_{BAT}=4.5$ V 且 $T_A=25^\circ\text{C}$ 。

符号	参数	工作条件	最小值	典型值	最大值	单位
上电和复位计时						
t_{VON}	V_{OUT} 导通时间	$C_L=5$ pF, $R_L=5$ k Ω , DSR=HIGH, 图 30	30	38	46	ms
t_{PHL1}	复位前的定时器延迟	$C_L=5$ pF, $R_L=5$ k Ω , DSR=HIGH, 图 31	9.2	11.5	13.8	s
t_{REC1}	V_{OUT} 的复位超时延迟	$C_L=5$ pF, $R_L=5$ k Ω , 图 31	320	400	480	ms
负载开关导通计时						
t_{DON}	导通延迟 ⁽⁹⁾	$V_{BAT}=4.5$ V, $R_L=5$ Ω , $C_L=100$ μF , $T_A=25^\circ\text{C}$, 图 29		1.7		ms
t_R	V_{OUT} 上升时间 ⁽⁹⁾			2.7		ms
t_{ON}	导通时间 ⁽⁹⁾ , SYS_WAKE 至 V_{OUT}			4.4		ms
负载开关关断延迟						
t_{SD}	延迟至关断负载开关	$V_{BAT}=4.5$ V, $R_L=150$ Ω , $C_L=100$ μF , $T_A=25^\circ\text{C}$, DSR=HIGH, 图 28	720	900	1080	ms
t_F	V_{OUT} 下降时间 ⁽⁹⁾			10		ms
t_{OFF}	关断 ^(10, 11)			910		ms
负载开关零秒关断						
t_{SD}	延迟至关断负载开关	$V_{BAT}=4.5$ V, $R_L=150$ Ω , $C_L=100$ μF , $T_A=25^\circ\text{C}$, DSR=LOW, 图 28		0.6		ms
t_F	V_{OUT} 下降时间 ⁽⁹⁾			10.0		ms
t_{OFF}	关断 ^(10, 11)			10.6		ms

注意:

9. $t_{ON}=t_R + t_{DON}$.

10. $t_{OFF}=t_F + t_{SD}$.

11. 输出放电在关断状态时启用。

零秒出厂测试模式

除非另有说明, $V_{BAT}=1.2$ 至 5.5 V, $T_A=-40$ 至 $+85^\circ\text{C}$; 典型值测量条件为 $V_{BAT}=4.5$ V 且 $T_A=25^\circ\text{C}$ 。

符号	参数	工作条件	最小值	典型值	最大值	单位
t_{VON}	V_{OUT} 导通时间	$C_L=5$ pF, $R_L=5$ k Ω , $V_{OUT}=\text{OFF}$, DSR=LOW, 图 30		4		ms
t_{PHL1}	复位前的定时器延迟	$C_L=5$ pF, $R_L=5$ k Ω , $V_{OUT}=\text{ON}$, DSR=LOW, 图 31		1		ms

典型特性




图 6. 关断电流与温度的关系




图 7. 关断电流与电源电压的关系




图 8. 关断电源电流与温度的关系
($V_{OUT}=0\text{ V}$)图 9. 关断电源电流与电源电压的关系
($V_{OUT}=0\text{ V}$)

图 10. 静态电流与温度的关系






图 11. 静态电流与电源电压的关系

图 12. 静态电流与导通电压的关系 ($V_{BAT}=4.5\text{ V}$)图 13. 静态电流与导通电压的关系 ($V_{BAT}=5.5\text{ V}$)

典型特性




图 14. 输出放电电阻 R_{PD} 与温度的关系




图 15. 输出放电电阻 R_{PD} 与电源电压的关系




图 16. R_{ON} 与温度的关系




图 17. R_{ON} 与电源电压的关系




图 18. t_R/t_F 与温度的关系




图 19. I_{SW} 与 $(V_{IBAT}-V_{OUT})$ - SOA 的关系




图 20. t_R/t_{DON} 与温度的关系










图 21. t_R 与电源电压的关系

典型特性

图 22. t_R 与电源电压的关系图 23. 关断响应 ($V_{BAT}=4.5V$, $C_{IN}=10\mu F$, $C_L=100\mu F$, 无外部 R_L)图 24. 导通响应 ($V_{BAT}=4.5V$, $C_{IN}=10\mu F$, $C_L=1\mu F$, $R_L=50\Omega$)图 25. 导通响应 ($V_{BAT}=4.5V$, $C_{IN}=10\mu F$, $C_L=100\mu F$, $R_L=5\Omega$)图 26. 下降时间与外部阻性负载的关系 ($C_L=1\mu F$, $10\mu F$ 和 $100\mu F$)图 27. 下降时间与外部容性负载的关系 ($R_L=5\Omega$, 50Ω 和 500Ω)

应用信息

复位定时器和高级负载管理

FTL11639 既是复位 IC，也是高级负载管理器件。典型应用如图 1 中所示。

断开 PMIC 与带 OFF 引脚的电池的连接（关断）

在将 DSR 引脚保持在高电平后，OFF 引脚从高电平变为低电平（下降沿触发）并保持在低电平至少 1 ms。FTL11639 触发内部计数器以允许在关断内部负载开关前有一个出厂自定义的 900 ms 延迟。在安全断开电源之前，该延迟允许 PMIC 完成掉电序列。但是，如果在 t_{SD} 期间检测到较高优先级的输入，则关断序列将终止（参见“解决输入冲突”）。

或者，在将 DSR 引脚保持在低电平后，OFF 引脚从高电平变为低电平（下降沿触发）并保持在低电平至少 1 ms。FTL11639 触发零秒关断。延迟 t_{SD} 显著减少到 0.6 ms，以避免关断负载开关的默认延迟 (t_{SD})。

凭借其严苛的关断电流，FTL11639 在 PMIC 被关断时可显著降低电池的漏电流，从而在移动设备处于关断模式时长时间保留电池电量。

上电

有两种方法使负载开关导通以唤醒 PMIC。在 SYS_WAKE 引脚处插入高电平时，或者 /SR0 在低电平状态的保持时间超过 38 ms（参见图 30）时；FTL11639 会使其负载开关导通以允许 PMIC 连接至电池。在 V_{OUT} 从关断变为导通时，复位功能禁用。将 /SR0 持续保持在低电平不会触发复位事件。

要启用复位功能，/SR0 必须返回高电平，这样 FTL11639 就能复位其内部计数器。

用 /SR0 引脚复位定时器和断电

在移动设备正常工作期间，如需进行复位操作或断电事件；按住连接至 /SR0 并被强制为低电平的电源开关至少 11.5 s，使 FTL11639 切断对 PMIC 的供电。FTL11639 在 400 ms $\pm 20\%$ 的复位时间内，不接受新输入信号，以给 PMIC 足够时间来关断。

复位后，负载开关保持在关断状态，并且 /SR0 必须在接受任何新输入信号之前返回高电平。但是，当负载开关处于导通状态且 /SR0 被强制为低电平时，如果 /SR0 在 11.5 s 内返回高电平，那么 FTL11639 会复位其计数器且 V_{OUT} 会保持在导通状态； V_{OUT} 上不发生变化，也不会发生复位。

上电复位

FTL11639 连接至电池 ($V_{BAT} \geq 1.2$ V) 时，该器件会进入上电复位 (POR) 模式。所有内部寄存器都会复位且 V_{OUT} 在 POR 序列结束时处于导通状态（参见表 2）。

零秒出厂测试模式

FTL11639 集成了零秒出厂测试模式，可缩短 V_{OUT} 的导通时间 (t_{VON}) 和出厂测试复位前的定时器延迟 (t_{PHL1})。

V_{OUT} 处于关断状态时，默认导通时间 (t_{VON}) 为 38 ms。如果 DSR 引脚在 /SR0 进入低电平之前就处于低电平，FTL11639 会绕过 38 ms 延迟且 V_{OUT} 会立即从关断切换到导通。


同样，默认复位延迟 (t_{PHL1}) 为 11.5 s。如果 V_{OUT} 处于导通状态且 DSR 引脚在 /SR0 进入低电平之前就处于低电平，FTL11639 会进入零秒出厂测试模式并绕过默认复位延迟 11.5 s； V_{OUT} 会立即从导通拉至关断。复位脉冲 (t_{REC1}) 在零秒出厂测试模式下保持 400 ms。

DSR 引脚在正常操作过程中不可浮动。

表 1. V_{OUT} 和输入条件

功能	初始条件 ($t=0$ 秒)				相关延迟 (典型值)	V_{OUT}	
	/SR0	SYS_WAKE	关	DSR		之前	之后
上电	低	X ⁽¹²⁾	X	低	$t_{VON} < 4$ ms	关	导通
	低	X	X	高	$t_{VON}=38$ ms	关	导通
	高	高	X	X	$t_{ON}=4.4$ ms	关	导通
复位功能 (断电)	低	X	X	低	$t_{PHL1} < 1$ ms $t_{REC1}=400$ ms	导通	关
	低	X	X	高	$t_{PHL1}=11.5$ s ⁽¹³⁾ $t_{REC1}=400$ ms	导通	关
关断	高	低	 ⁽¹²⁾	低	$t_{SD} < 1$ ms	导通	关
	高	低		高	$t_{SD}=900$ ms	导通	关

注意：

12. X=无关， = 下降沿。

13. 复位延迟 (t_{PHL1}) 可调（参见表 5）。

表 2. POR 后的引脚条件

引脚名	/SR0	DSR	SYS_WAKE	关	V _{OUT}
默认状态 (POR 后)	1	1	0	1	导通

注意:

14. 输入逻辑 1 为高电平；输入逻辑 0 为低电平；ON=负载开关处于导通状态。

时序图




图 28. 时序图 (OFF 与 V_{OUT} 的关系)图 29. 时序图 (SYS_WAKE 与 V_{OUT} 的关系)

图 30. /SR0 上电




图 31. 复位计时

解决输入冲突

FTL11639 允许同时存在多个输入，并可以根据优先级解决冲突（参见表 3）。如果同时触发两个输入引脚，则只会进行较高优先级的输入，而忽略较低优先级的输入。要提供较低优先级信号，则必须重复。

表 3. 输入优先级

输入	优先级 (1=最高)
/SR0	1
SYS_WAKE	2
关	3

OFF 引脚的特殊说明

在 t_{SD} 期间（仅 DSR=HIGH，参见图 28）；如果 /SR0 或 SYS_WAKE 在 $0 < t < t_{SD}$ 时触发，FTL11639 会退出关断序列并且 V_{OUT} 仍然处于导通状态。无论 OFF 引脚的条件如何，均进行较高优先级的输入。

要重新启动关断顺序，OFF 引脚必须返回高电平，然后从高电平再次切换到低电平。如果 DSR = HIGH，则相同的输入优先级适用（表 3）。

OFF 引脚的应用规格说明

FTL11639 的常见位置是在电池和 PMIC 之间。在此配置中，FTL11639 完成 POR 后，OFF 引脚的输入逻辑为低电平。这是因为 OFF 引脚通常会连接至无功率的 PMIC 或基频的 I/O。

如表 2 所示，OFF 引脚的内部寄存器在 POR 后为高电平。因此，当 FTL11639 完成 POR 后，电平会从高变到低（下降沿）。FTL11639 会立即启动延迟，以关闭负载开关 (t_{SD})。VOUT 引脚会从导通状态变成关断状态，除非 t_{SD} 被中断（请参见 OFF 引脚的特殊说明）。

同样的，当 FTL11639 完成 POR，OFF 引脚的输入逻辑为高电平，则 VOUT 引脚保持在 ON 状态。

表 4. OFF 引脚表现

VOUT (完成 POR 之后)	完成 POR 之后的 OFF 引脚的即时输入	相关延迟	VOUT
导通	高	不适用	导通
导通	低	$t_{SD} = 900 \text{ ms}$	关

SYS_WAKE 引脚的特殊说明

SYS_WAKE 引脚设计具有处理至少 20 V 高电压输入的特性。因此，在应用中，无论输入电压如何，SYS_WAKE 引脚和输入信号之间都需要限流电阻（即 100 k Ω ）。

用外部电阻和 DSR 实现的可调复位延迟

在 DELAY_ADJ 引脚和 GND 引脚之间连接常用低功耗、 $\pm 5\%$ 、符合 RoHS 标准的电阻，可调节复位延迟（参见表 5）。要禁用可调延迟功能，DELAY_ADJ 应直接连接 V_{BAT} 。

复位延迟的出厂设定时间为 7.5 s。

因使用外部电阻所导致的额外功耗可忽略。/SR0 被拉至低电平时，外部电阻通常会断开并启用几毫秒。

该外部调整针对在客户地点的工程设计和生产提供延迟时间的备选方案。

Fairchild 也可出厂设定 V_{OUT} 的各种导通时间 (t_{VON})、复位前定时器延迟 (t_{PHL1})、 V_{OUT} 的复位超时延迟 (t_{REC1}) 和负载开关关断时间 (t_{OFF}) 以匹配客户应用。外部电阻 (R_{ADJ}) 可根据需要由出厂编程消除。

有关详细信息，请联系授权的销售代表：

<http://www.fairchildsemi.com/cf/#Regional-Sales>

表 5. 延迟调整与外部电阻

外部电阻 R_{ADJ} (k Ω)	延迟乘法器	经调整的复位延迟 t_{PHL1_ADJ} , (秒) $\pm 20\%$
连接到 GND (无电阻)	$0.50 \times t_{PHL1}$	5.8
3.9	$0.75 \times t_{PHL1}$	8.6
10	$1.25 \times t_{PHL1}$	14.4
22	$1.50 \times t_{PHL1}$	17.3
47	$1.75 \times t_{PHL1}$	20.1
120	$2.00 \times t_{PHL1}$	23.0
连接到 V_{BAT} (无电阻)	$1.00 \times t_{PHL1}$	11.5

FTL11639 内部的 IntelliMAX™ 开关

输入电容

复位定时器内部的 IntelliMAX™ 开关不需要输入电容。要降低器件的浪涌电流，建议靠近 V_{BAT} 引脚放置一个 0.1 μF 的陶瓷电容 C_{IN}。可使用较大值的 C_{IN} 值，从而减少当开关导通而转换为大型容性负载时产生的压降。

输出电容

尽管负载开关工作时没有输出电容，但如果寄生电路板电感在关断时强制 V_{OUT} 低于 GND，则应在 V_{OUT} 和 GND 之间放置 0.1 μF 电容 C_{OUT}。

下降时间

器件输出下降时间可根据外部组件的 RC 常量计算，如下所示：

$$t_F = R_L \times C_L \times 2.2 \quad (1)$$

其中，t_F 为 90% 至 10% 下降时间；R_L 为输出负载；C_L 为输出电容。

此等式同样适用于具有下拉输出电阻的器件。R_L 由并联下拉电阻和外部输出电阻组合取代，计算公式如下：

$$t_F = \frac{R_L \times R_{PD}}{R_L + R_{PD}} \times C_L \times 2.2 \quad (2)$$

其中，t_F 为 90% 至 10% 下降时间；R_L 为输出负载；R_{PD}=65 Ω 为输出下拉电阻；C_L 为输出电容。

电阻性输出负载

如果电阻性输出负载缺少，没有下拉输出电阻的 IntelliMAX 开关不会释放输出电压。在此情况下，输出压降主要取决于外部器件的漏电情况。

应用规格

在最大工作电压 (V_{BAT}=5.5 V) 下，器件的浪涌电流可能高于预期。如果 V_{BAT}>5 V 且输出电容远大于输入电容，则应考虑尖峰电流。输入电流 I_{BAT} 可由下式计算得出：

$$I_{BAT}(t) \approx \frac{V_{OUT}(t)}{R_{LOAD}} + (C_{LOAD} - C_{IN}) \frac{dV_{OUT}(t)}{dt} \quad (3)$$

其中开关和导线电阻忽略不计，电容假设为理想情况。

通过估算 V_{OUT}(t)=V_{BAT}/10 和使用压摆率 (dV_{OUT}(t)/dt) 实验公式，尖峰电流可写为：

$$\max(I_{BAT}) = \frac{V_{BAT}}{10R_{LOAD}} + (C_{LOAD} - C_{IN})(0.05V_{BAT} - 0.255) \quad (4)$$

其中，电源电压 V_{BAT} 的单位为伏特；电容的单位为微法；电阻的单位为欧姆。

示例：如果 V_{BAT}=5.5 V、C_{LOAD}=100 μF、C_{IN}=10 μF 且 R_{LOAD}=50 Ω，则可由下式计算尖峰电流：

$$\max(I_{BAT}) = \frac{5.5}{10 \times 50} + (100 - 10)(0.05 \times 5.5 - 0.255) A = 1.8 A$$

最大尖峰电流为 1.8 A，而平均斜坡电流为：

$$I_{BAT}(t) \approx \frac{V_{OUT}(t)}{R_{LOAD}} + (C_{LOAD} - C_{IN}) \frac{dV_{BAT}(t)}{dt} \\ \approx 2.75 / 50 + 100 \times 0.0022 = 0.275 A$$

输出放电

该器件包含一个 R_{PD}=65 Ω 片上下拉电阻，用于实现快速输出放电。开关被关断时电阻会被激活。

推荐布局

为达到最佳热性能以及最小电感和寄生效应，建议输入和输出走线要短并且电容要尽可能靠近设备。其他建议的布局考虑因素包括：

- A1、A2 和 A3 在 PCB 上互联，尽可能靠近压焊区焊盘。
- B1、B2 和 B3 在 PCB 上互联，尽可能靠近压焊区焊盘。
- C1 (GND) 连接至 PCB 的 GND 层。
- 如果未计划任何输入电容，则在 V_{BAT} 和 GND 之间保留一块用于电容连接的焊盘 (C1)。
- 如果未计划任何输出电容，则在 V_{OUT} 和 GND 之间保留一块用于电容连接的焊盘 (C2)。
- 使用专用的 V_{OUT} 或 V_{BAT} 层来提高散热性能。






图 32. 布局示例



REVISIONS			
REV	DESCRIPTION	DATE	APP'D / SITE
1	Initial drawing release.	8-19-09	L. England / FSME




TOP VIEW



RECOMMENDED LAND PATTERN
(NSMD PAD TYPE)



SIDE VIEWS



BOTTOM VIEW

NOTES:

- A. NO JEDEC REGISTRATION APPLIES.
- B. DIMENSIONS ARE IN MILLIMETERS.
- C. DIMENSIONS AND TOLERANCES PER ASME Y14.5M, 1994.
- D. DATUM C IS DEFINED BY THE SPHERICAL CROWNS OF THE BALLS.
- E. PACKAGE NOMINAL HEIGHT IS 586 MICRONS ±39 MICRONS (547-625 MICRONS).
- F. FOR DIMENSIONS D, E, X, AND Y SEE PRODUCT DATASHEET.
- G. DRAWING FILENAME: MKT-UC012ACrev1.

APPROVALS		DATE			
DRAWN	L. England	8-19-09			
DFTG. CHK.	S. Martin	8-19-09			
ENGR. CHK.					
			12BALL WLCSP, 3X4 ARRAY 0.4MM PITCH, 250UM BALL		
		SCALE	SIZE	DRAWING NUMBER	REV
		N/A	N/A	MKT-UC012AC	1
			DO NOT SCALE DRAWING		SHEET 1 of 1

ON Semiconductor and  are trademarks of Semiconductor Components Industries, LLC dba ON Semiconductor or its subsidiaries in the United States and/or other countries. ON Semiconductor owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of ON Semiconductor's product/patent coverage may be accessed at www.onsemi.com/site/pdf/Patent-Marking.pdf. ON Semiconductor reserves the right to make changes without further notice to any products herein. ON Semiconductor makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does ON Semiconductor assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. Buyer is responsible for its products and applications using ON Semiconductor products, including compliance with all laws, regulations and safety requirements or standards, regardless of any support or applications information provided by ON Semiconductor. "Typical" parameters which may be provided in ON Semiconductor data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. ON Semiconductor does not convey any license under its patent rights nor the rights of others. ON Semiconductor products are not designed, intended, or authorized for use as a critical component in life support systems or any FDA Class 3 medical devices or medical devices with a same or similar classification in a foreign jurisdiction or any devices intended for implantation in the human body. Should Buyer purchase or use ON Semiconductor products for any such unintended or unauthorized application, Buyer shall indemnify and hold ON Semiconductor and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that ON Semiconductor was negligent regarding the design or manufacture of the part. ON Semiconductor is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

PUBLICATION ORDERING INFORMATION

LITERATURE FULFILLMENT:

Literature Distribution Center for ON Semiconductor
19521 E. 32nd Pkwy, Aurora, Colorado 80011 USA
Phone: 303-675-2175 or 800-344-3860 Toll Free USA/Canada
Fax: 303-675-2176 or 800-344-3867 Toll Free USA/Canada
Email: orderlit@onsemi.com

N. American Technical Support: 800-282-9855 Toll Free
USA/Canada
Europe, Middle East and Africa Technical Support:
Phone: 421 33 790 2910
Japan Customer Focus Center
Phone: 81-3-5817-1050

ON Semiconductor Website: www.onsemi.com
Order Literature: <http://www.onsemi.com/orderlit>
For additional information, please contact your local
Sales Representative